-- Copyright (C) 1991-2008 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCCPGM : Dedicated power pin for configuration, which MUST be connected to 1.8V, 2.5V, 3.0V or 3.3V depending on the requirements of the configuration device. -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1A: 2.5V -- Bank 1C: 2.5V -- Bank 2C: 2.5V -- Bank 2A: 2.5V -- Bank 3C: 2.5V -- Bank 4C: 2.5V -- Bank 5A: 2.5V -- Bank 5C: 2.5V -- Bank 6C: 2.5V -- Bank 6A: 2.5V -- Bank 7C: 2.5V -- Bank 8C: 2.5V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. For transceiver I/O banks (Bank 13, 14, 15, 16 and 17), -- connect each pin marked GND* either individually through a 10 kohm resistor -- to GND or tie all pins together and connect through a single 10 kohm resistor -- to GND. -- For non-transceiver I/O banks, connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version CHIP "sigma_delta" ASSIGNED TO AN: EP3SL50F484C4 Device Migration List: "EP3SE50F484C2, EP3SE50F484C3, EP3SE50F484C4, EP3SE50F484C4L, EP3SE50F484I3, EP3SE50F484I4, EP3SE50F484I4L, EP3SL50F484C2, EP3SL50F484C3, EP3SL50F484C4L, EP3SL50F484I3, EP3SL50F484I4, EP3SL50F484I4L, EP3SL70F484C2, EP3SL70F484C3, EP3SL70F484C4, EP3SL70F484C4L, EP3SL70F484I3, EP3SL70F484I4, EP3SL70F484I4L" Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- GND : A1 : gnd : : : : ADC_Aux[2] : A2 : input : LVDS : : 6A : Y ADC_Aux[0](n) : A3 : input : LVDS : : 6A : N ADC_Aux[0] : A4 : input : LVDS : : 6A : Y TEMPDIODEp : A5 : : : : : TEMPDIODEn : A6 : : : : : DRS_SRIN1 : A7 : output : 2.5 V : : 7C : Y DRS_SRIN2 : A8 : output : 2.5 V : : 7C : Y DRS_RESET : A9 : output : 2.5 V : : 7C : Y DigInput[1] : A10 : input : 2.5 V : : 7C : Y DAC_Control1[4] : A11 : bidir : 2.5 V : : 7C : Y ID[0] : A12 : input : 2.5 V : : 8C : Y DAC_Control1[0] : A13 : bidir : 2.5 V : : 8C : Y DRS_A3[0] : A14 : output : 2.5 V : : 8C : Y DRS_A1[0] : A15 : output : 2.5 V : : 8C : Y DRS_A3[3] : A16 : output : 2.5 V : : 8C : Y DRS_A2[3] : A17 : output : 2.5 V : : 8C : Y TDO : A18 : output : : : 1A : ADC4[5] : A19 : input : LVDS : : 1A : Y ADC4[5](n) : A20 : input : LVDS : : 1A : N ADC2[6] : A21 : input : LVDS : : 1A : Y ADC2[6](n) : A22 : input : LVDS : : 1A : N ADC4[4] : AA1 : input : LVDS : : 5A : Y GND : AA2 : gnd : : : : ADC3[5](n) : AA3 : input : LVDS : : 5A : N ADC3[5] : AA4 : input : LVDS : : 5A : Y GND : AA5 : gnd : : : : addr[23] : AA6 : input : 2.5 V : : 4C : Y addr[24] : AA7 : input : 2.5 V : : 4C : Y GND : AA8 : gnd : : : : vme_data[17] : AA9 : bidir : 2.5 V : : 4C : Y DigOutput : AA10 : output : 2.5 V : : 4C : Y GND : AA11 : gnd : : : : DRS_PLLLCK4 : AA12 : input : 2.5 V : : 3C : Y master_clock0 : AA13 : input : 2.5 V : : 3C : Y GND : AA14 : gnd : : : : XCLK : AA15 : output : 2.5 V : : 3C : Y Comp_Out[11] : AA16 : input : 2.5 V : : 3C : Y GND : AA17 : gnd : : : : NC : AA18 : : : : : TDX[13] : AA19 : bidir : 2.5 V : : 2A : Y GND : AA20 : gnd : : : : ADC1[5] : AA21 : input : LVDS : : 2A : Y ADC1[5](n) : AA22 : input : LVDS : : 2A : N ADC4[4](n) : AB1 : input : LVDS : : 5A : N ADC2[5](n) : AB2 : input : LVDS : : 5A : N ADC2[5] : AB3 : input : LVDS : : 5A : Y nIO_PULLUP : AB4 : : : : 1A : GND : AB5 : gnd : : : : addr[25] : AB6 : input : 2.5 V : : 4C : Y addr[8] : AB7 : input : 2.5 V : : 4C : Y vme_data[12] : AB8 : bidir : 2.5 V : : 4C : Y addr[7] : AB9 : input : 2.5 V : : 4C : Y clkswitch : AB10 : input : 2.5 V : : 4C : Y vme_data[3] : AB11 : bidir : 2.5 V : : 4C : Y vmeds : AB12 : input : 2.5 V : : 3C : Y DRS_WSRIN4 : AB13 : output : 2.5 V : : 3C : Y RESERVED_INPUT_WITH_WEAK_PULLUP : AB14 : : : : 3C : RESERVED_INPUT_WITH_WEAK_PULLUP : AB15 : : : : 3C : TDX[11] : AB16 : bidir : 2.5 V : : 3C : Y nCONFIG : AB17 : : : : 1A : ADC1[7] : AB18 : input : LVDS : : 2A : Y ADC1[7](n) : AB19 : input : LVDS : : 2A : N ADC1[4] : AB20 : input : LVDS : : 2A : Y ADC1[4](n) : AB21 : input : LVDS : : 2A : N GND : AB22 : gnd : : : : ADC_Aux[3] : B1 : input : LVDS : : 6A : Y ADC_Aux[2](n) : B2 : input : LVDS : : 6A : N GND : B3 : gnd : : : : TDX[2] : B4 : bidir : 2.5 V : : 6A : Y DRS_calib_clock : B5 : output : LVDS : : 6A : Y GND : B6 : gnd : : : : DRS_SRCLK3 : B7 : output : 2.5 V : : 7C : Y DRS_SRCLK2 : B8 : output : 2.5 V : : 7C : Y GND : B9 : gnd : : : : DAC_Control1[1] : B10 : bidir : 2.5 V : : 7C : Y DAC_Control1[2] : B11 : bidir : 2.5 V : : 7C : Y GND : B12 : gnd : : : : TDX[5] : B13 : bidir : 2.5 V : : 8C : Y DRS_A2[0] : B14 : output : 2.5 V : : 8C : Y GND : B15 : gnd : : : : VCCIO8C : B16 : power : : 2.5V : 8C : DRS_A3[2] : B17 : output : 2.5 V : : 8C : Y GND : B18 : gnd : : : : DRS_A2[1] : B19 : output : 2.5 V : : 1A : Y ADC3[6](n) : B20 : input : LVDS : : 1A : N GND : B21 : gnd : : : : ADC4[6](n) : B22 : input : LVDS : : 1A : N ADC_Aux[3](n) : C1 : input : LVDS : : 6A : N GND : C2 : gnd : : : : VCCIO6A : C3 : power : : 2.5V : 6A : Comp_Out[2] : C4 : input : 2.5 V : : 6A : Y DRS_calib_clock(n) : C5 : output : LVDS : : 6A : N MSEL1 : C6 : : : : 1A : DRS_SRIN4 : C7 : output : 2.5 V : : 7C : Y VCCIO7C : C8 : power : : 2.5V : 7C : DRS_SRCLK4 : C9 : output : 2.5 V : : 7C : Y ID[1] : C10 : input : 2.5 V : : 7C : Y SDIO2 : C11 : bidir : 2.5 V : : 7C : Y TDX[9] : C12 : bidir : 2.5 V : : 8C : Y Comp_Out[14] : C13 : input : 2.5 V : : 8C : Y DRS_A2[2] : C14 : output : 2.5 V : : 8C : Y DRS_A1[2] : C15 : output : 2.5 V : : 8C : Y DRS_A1[3] : C16 : output : 2.5 V : : 8C : Y DRS_A4[2] : C17 : output : 2.5 V : : 8C : Y VCCIO1A : C18 : power : : 2.5V : 1A : DRS_A1[1] : C19 : output : 2.5 V : : 1A : Y ADC3[6] : C20 : input : LVDS : : 1A : Y ADC2[7](n) : C21 : input : LVDS : : 1A : N ADC4[6] : C22 : input : LVDS : : 1A : Y ADC3[0](n) : D1 : input : LVDS : : 6A : N ADC3[0] : D2 : input : LVDS : : 6A : Y ADC_Aux[1] : D3 : input : LVDS : : 6A : Y VCCBAT : D4 : power : : 2.5V : : VCCIO6A : D5 : power : : 2.5V : 6A : NC : D6 : : : : : DRS_DENABLE : D7 : output : 2.5 V : : 7C : Y DRS_SRIN3 : D8 : output : 2.5 V : : 7C : Y DRS_DWRITE : D9 : output : 2.5 V : : 7C : Y DRS_SRCLK1 : D10 : output : 2.5 V : : 7C : Y SDIO4 : D11 : bidir : 2.5 V : : 7C : Y Sw_control3 : D12 : output : 2.5 V : : 8C : Y VME_Spare2 : D13 : bidir : 2.5 V : : 8C : Y Comp_Out[9] : D14 : input : 2.5 V : : 8C : Y DRS_A4[0] : D15 : output : 2.5 V : : 8C : Y DRS_A4[3] : D16 : output : 2.5 V : : 8C : Y TMS : D17 : input : : : 1A : TCK : D18 : input : : : 1A : Sw_control1 : D19 : output : 2.5 V : : 1A : Y Sw_control2 : D20 : output : 2.5 V : : 1A : Y ADC2[7] : D21 : input : LVDS : : 1A : Y ADC3[7](n) : D22 : input : LVDS : : 1A : N ADC4[0](n) : E1 : input : LVDS : : 6A : N ADC4[0] : E2 : input : LVDS : : 6A : Y ADC_Aux[1](n) : E3 : input : LVDS : : 6A : N DRS_WSRIN3 : E4 : output : 2.5 V : : 6A : Y DRS_PLLLCK3 : E5 : input : 2.5 V : : 6A : Y GND : E6 : gnd : : : : MSEL0 : E7 : : : : 1A : VCCIO7C : E8 : power : : 2.5V : 7C : GND : E9 : gnd : : : : VREFB7CN0 : E10 : power : : : 7C : VCC_CLKIN7C : E11 : power : : 2.5V : : GND : E12 : gnd : : : : VREFB8CN0 : E13 : power : : : 8C : VME_Spare1 : E14 : bidir : 2.5 V : : 8C : Y GND : E15 : gnd : : : : NC : E16 : : : : : TDI : E17 : input : : : 1A : GND : E18 : gnd : : : : Sw_control4 : E19 : output : 2.5 V : : 1A : Y RESERVED_INPUT_WITH_WEAK_PULLUP : E20 : : : : 1A : GND : E21 : gnd : : : : ADC3[7] : E22 : input : LVDS : : 1A : Y ADC2[1] : F1 : input : LVDS : : 6C : Y GND : F2 : gnd : : : : Comp_Out[12] : F3 : input : 2.5 V : : 6A : Y Comp_Out[0] : F4 : input : 2.5 V : : 6A : Y GND : F5 : gnd : : : : VCCPT : F6 : power : : 2.5V : : TDX[0] : F7 : bidir : 2.5 V : : 6A : Y DRS_SROUT1 : F8 : input : 2.5 V : : 6A : Y DRS_WSROUT1 : F9 : bidir : 2.5 V : : 7C : Y DRS_WSROUT3 : F10 : bidir : 2.5 V : : 7C : Y VCCPT : F11 : power : : 2.5V : : VCCA_PLL_T1 : F12 : power : : 2.5V : : VCC_CLKIN8C : F13 : power : : 2.5V : : SDIO_Aux : F14 : bidir : 2.5 V : : 8C : Y TDX[10] : F15 : bidir : 2.5 V : : 1A : Y Comp_Out[10] : F16 : input : 2.5 V : : 1A : Y VCCPT : F17 : power : : 2.5V : : TRST : F18 : input : : : 1A : VCCIO1A : F19 : power : : 2.5V : 1A : ADC4[7](n) : F20 : input : LVDS : : 1C : N FCO2 : F21 : input : LVDS : : 1C : Y FCO2(n) : F22 : input : LVDS : : 1C : N ADC2[1](n) : G1 : input : LVDS : : 6C : N VCCIO6C : G2 : power : : 2.5V : 6C : ADC2[0](n) : G3 : input : LVDS : : 6C : N ADC2[0] : G4 : input : LVDS : : 6C : Y VREFB6AN0 : G5 : power : : : 6A : TDX[12] : G6 : bidir : 2.5 V : : 6A : Y MSEL2 : G7 : : : : 1A : DRS_SRLOAD1 : G8 : output : 2.5 V : : 6A : Y DRS_WSROUT2 : G9 : bidir : 2.5 V : : 7C : Y DRS_WSROUT4 : G10 : bidir : 2.5 V : : 7C : Y DAC_Control1[3] : G11 : bidir : 2.5 V : : 7C : Y VCCD_PLL_T1 : G12 : power : : 1.1V : : VCCIO8C : G13 : power : : 2.5V : 8C : TDX[14] : G14 : bidir : 2.5 V : : 8C : Y DRS_SROUT2 : G15 : input : 2.5 V : : 1A : Y DRS_A3[1] : G16 : output : 2.5 V : : 1A : Y DRS_A4[1] : G17 : output : 2.5 V : : 1A : Y VREFB1AN0 : G18 : power : : : 1A : DRS_SROUT4 : G19 : input : 2.5 V : : 1C : Y ADC4[7] : G20 : input : LVDS : : 1C : Y FCO3 : G21 : input : LVDS : : 1C : Y FCO3(n) : G22 : input : LVDS : : 1C : N ADC4[1] : H1 : input : LVDS : : 6C : Y FCO_Aux(n) : H2 : input : LVDS : : 6C : N FCO_Aux : H3 : input : LVDS : : 6C : Y vme_data[28] : H4 : bidir : 2.5 V : : 6C : Y vme_data[18] : H5 : bidir : 2.5 V : : 6C : Y RESERVED_INPUT_WITH_WEAK_PULLUP : H6 : : : : 6C : vme_data[20] : H7 : bidir : 2.5 V : : 6C : Y VCCPD6A : H8 : power : : 2.5V : 6A : GND : H9 : gnd : : : : PDWN_Aux : H10 : output : 2.5 V : : 7C : Y VCCPD7C : H11 : power : : 2.5V : 7C : GND : H12 : gnd : : : : VCCPD8C : H13 : power : : 2.5V : 8C : Comp_Out[5] : H14 : input : 2.5 V : : 8C : Y GND : H15 : gnd : : : : DRS_SRLOAD2 : H16 : output : 2.5 V : : 1A : Y ~ALTERA_DATA4~ / RESERVED_INPUT : H17 : input : 2.5 V : : 1C : Y GND : H18 : gnd : : : : DRS_SRLOAD4 : H19 : output : 2.5 V : : 1C : Y DRS_SRLOAD3 : H20 : output : 2.5 V : : 1C : Y GND : H21 : gnd : : : : VCCIO1C : H22 : power : : 2.5V : 1C : ADC4[1](n) : J1 : input : LVDS : : 6C : N GND : J2 : gnd : : : : addr[6] : J3 : input : 2.5 V : : 6C : Y addr[10] : J4 : input : 2.5 V : : 6C : Y GND : J5 : gnd : : : : vme_data[31] : J6 : bidir : 2.5 V : : 6C : Y vme_data[21] : J7 : bidir : 2.5 V : : 6C : Y GND : J8 : gnd : : : : VCC : J9 : power : : 1.1V : : GND : J10 : gnd : : : : VCCL : J11 : power : : 1.1V : : GND : J12 : gnd : : : : VCCL : J13 : power : : 1.1V : : GND : J14 : gnd : : : : VCCPD1A : J15 : power : : 2.5V : 1A : ~ALTERA_DATA5~ / RESERVED_INPUT : J16 : input : 2.5 V : : 1C : Y ~ALTERA_DATA1~ / RESERVED_INPUT : J17 : input : 2.5 V : : 1C : Y ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP : J18 : input : 2.5 V : : 1C : Y vme_data[6] : J19 : bidir : 2.5 V : : 1C : Y ~ALTERA_DATA7~ / RESERVED_INPUT : J20 : input : 2.5 V : : 1C : Y ~ALTERA_DATA6~ / RESERVED_INPUT : J21 : input : 2.5 V : : 1C : Y ADCclk1(n) : J22 : input : LVDS : : 1C : N ADCclk4(n) : K1 : input : LVDS : : 6C : N ADCclk4 : K2 : input : LVDS : : 6C : Y ADC3[1](n) : K3 : input : LVDS : : 6C : N ADC3[1] : K4 : input : LVDS : : 6C : Y VREFB6CN0 : K5 : power : : : 6C : VCCIO6C : K6 : power : : 2.5V : 6C : addr[11] : K7 : input : 2.5 V : : 6C : Y vme_data[19] : K8 : bidir : 2.5 V : : 6C : Y GND : K9 : gnd : : : : VCCL : K10 : power : : 1.1V : : GND : K11 : gnd : : : : VCCL : K12 : power : : 1.1V : : GND : K13 : gnd : : : : VCCL : K14 : power : : 1.1V : : VCCPD1C : K15 : power : : 2.5V : 1C : vme_data[10] : K16 : bidir : 2.5 V : : 1C : Y VCCIO1C : K17 : power : : 2.5V : 1C : VREFB1CN0 : K18 : power : : : 1C : ~ALTERA_DATA3~ / RESERVED_INPUT : K19 : input : 2.5 V : : 1C : Y ~ALTERA_DATA2~ / RESERVED_INPUT : K20 : input : 2.5 V : : 1C : Y ADCclk1 : K21 : input : LVDS : : 1C : Y DRS_SROUT3 : K22 : input : 2.5 V : : 1C : Y addr[9] : L1 : input : 2.5 V : : 6C : Y addr[12] : L2 : input : 2.5 V : : 6C : Y addr[16] : L3 : input : 2.5 V : : 6C : Y vme_write : L4 : input : 2.5 V : : 6C : Y VCCA_PLL_R2 : L5 : power : : 2.5V : : VCCD_PLL_R2 : L6 : power : : 1.1V : : VCCPT : L7 : power : : 2.5V : : VCCPD6C : L8 : power : : 2.5V : 6C : VCC : L9 : power : : 1.1V : : GND : L10 : gnd : : : : VCCL : L11 : power : : 1.1V : : DNU : L12 : : : : : VCCL : L13 : power : : 1.1V : : GND : L14 : gnd : : : : GND : L15 : gnd : : : : vme_data[5] : L16 : bidir : 2.5 V : : 1C : Y VCCPT : L17 : power : : 2.5V : : GND : L18 : gnd : : : : vme_data[15] : L19 : bidir : 2.5 V : : 1C : Y vme_data[22] : L20 : bidir : 2.5 V : : 1C : Y GND : L21 : gnd : : : : vmeas : L22 : input : 2.5 V : : 1C : Y addr[4] : M1 : input : 2.5 V : : 5C : Y GND : M2 : gnd : : : : DRS_REFCLK(n) : M3 : output : LVDS : : 5C : N DRS_REFCLK : M4 : output : LVDS : : 5C : Y GND : M5 : gnd : : : : addr[5] : M6 : input : 2.5 V : : 5C : Y addr[3] : M7 : input : 2.5 V : : 5C : Y GND : M8 : gnd : : : : GND : M9 : gnd : : : : VCCL : M10 : power : : 1.1V : : GND : M11 : gnd : : : : VCCL : M12 : power : : 1.1V : : GND : M13 : gnd : : : : VCC : M14 : power : : 1.1V : : vme_data[1] : M15 : bidir : 2.5 V : : 2C : Y vme_data[7] : M16 : bidir : 2.5 V : : 2C : Y VCCD_PLL_L2 : M17 : power : : 1.1V : : VCCA_PLL_L2 : M18 : power : : 2.5V : : GND+ : M19 : : : : 2C : DigInput[0] : M20 : input : 2.5 V : : 2C : Y ADCclk3 : M21 : input : LVDS : : 2C : Y ADCclk3(n) : M22 : input : LVDS : : 2C : N addr[2] : N1 : input : 2.5 V : : 5C : Y ADCclk2(n) : N2 : input : LVDS : : 5C : N ADCclk2 : N3 : input : LVDS : : 5C : Y addr[26] : N4 : input : 2.5 V : : 5C : Y addr[21] : N5 : input : 2.5 V : : 5C : Y addr[20] : N6 : input : 2.5 V : : 5C : Y VCCIO5C : N7 : power : : 2.5V : 5C : VCCPD5C : N8 : power : : 2.5V : 5C : VCCL : N9 : power : : 1.1V : : GND : N10 : gnd : : : : VCCL : N11 : power : : 1.1V : : GND : N12 : gnd : : : : VCCL : N13 : power : : 1.1V : : GND : N14 : gnd : : : : VCCPD2C : N15 : power : : 2.5V : 2C : vme_data[11] : N16 : bidir : 2.5 V : : 2C : Y vme_data[9] : N17 : bidir : 2.5 V : : 2C : Y VREFB2CN0 : N18 : power : : : 2C : FCO4 : N19 : input : LVDS : : 2C : Y FCO4(n) : N20 : input : LVDS : : 2C : N FCO1 : N21 : input : LVDS : : 2C : Y FCO1(n) : N22 : input : LVDS : : 2C : N ADC2[2](n) : P1 : input : LVDS : : 5C : N ADC2[2] : P2 : input : LVDS : : 5C : Y vme_data[23] : P3 : bidir : 2.5 V : : 5C : Y vme_data[16] : P4 : bidir : 2.5 V : : 5C : Y VREFB5CN0 : P5 : power : : : 5C : addr[22] : P6 : input : 2.5 V : : 5C : Y addr[14] : P7 : input : 2.5 V : : 5C : Y VCCPD5A : P8 : power : : 2.5V : 5A : GND : P9 : gnd : : : : VCCPD4C : P10 : power : : 2.5V : 4C : GND : P11 : gnd : : : : VCCL : P12 : power : : 1.1V : : GND : P13 : gnd : : : : VCC : P14 : power : : 1.1V : : GND : P15 : gnd : : : : vme_data[4] : P16 : bidir : 2.5 V : : 2C : Y vme_data[8] : P17 : bidir : 2.5 V : : 2C : Y GND : P18 : gnd : : : : vme_data[2] : P19 : bidir : 2.5 V : : 2C : Y vme_data[0] : P20 : bidir : 2.5 V : : 2C : Y GND : P21 : gnd : : : : VCCIO2C : P22 : power : : 2.5V : 2C : VCCIO5C : R1 : power : : 2.5V : 5C : GND : R2 : gnd : : : : ADC4[3](n) : R3 : input : LVDS : : 5C : N ADC4[3] : R4 : input : LVDS : : 5C : Y GND : R5 : gnd : : : : addr[13] : R6 : input : 2.5 V : : 5C : Y VCCIO5A : R7 : power : : 2.5V : 5A : GND : R8 : gnd : : : : PDWN : R9 : output : 2.5 V : : 4C : Y SDIO3 : R10 : bidir : 2.5 V : : 4C : Y GND : R11 : gnd : : : : VCCPD3C : R12 : power : : 2.5V : 3C : SCLK1 : R13 : output : 2.5 V : : 3C : Y GND : R14 : gnd : : : : VCCPD2A : R15 : power : : 2.5V : 2A : VCCIO2A : R16 : power : : 2.5V : 2A : VCCIO2C : R17 : power : : 2.5V : 2C : Comp_Out[3] : R18 : input : 2.5 V : : 2C : Y vme_data[27] : R19 : bidir : 2.5 V : : 2C : Y vme_data[13] : R20 : bidir : 2.5 V : : 2C : Y ADC_Aux_Clock : R21 : input : LVDS : : 2C : Y ADC_Aux_Clock(n) : R22 : input : LVDS : : 2C : N ADC4[2](n) : T1 : input : LVDS : : 5C : N ADC4[2] : T2 : input : LVDS : : 5C : Y ADC3[3] : T3 : input : LVDS : : 5C : Y CLK_Aux : T4 : output : LVDS : : 5A : Y VREFB5AN0 : T5 : power : : : 5A : VCCPGM : T6 : power : : 3.0V/3.3V : : vme_data[25] : T7 : bidir : 2.5 V : : 5A : Y vme_data[30] : T8 : bidir : 2.5 V : : 5A : Y CSB4 : T9 : output : 2.5 V : : 4C : Y SDIO1 : T10 : bidir : 2.5 V : : 4C : Y VCCPT : T11 : power : : 2.5V : : VCC_CLKIN3C : T12 : power : : 2.5V : : RESERVED_INPUT_WITH_WEAK_PULLUP : T13 : : : : 3C : VCCIO3C : T14 : power : : 2.5V : 3C : RESERVED_INPUT_WITH_WEAK_PULLUP : T15 : : : : 2A : VCCPGM : T16 : power : : 3.0V/3.3V : : Comp_Out[1] : T17 : input : 2.5 V : : 2A : Y VREFB2AN0 : T18 : power : : : 2A : TDX[3] : T19 : bidir : 2.5 V : : 2C : Y ADC1[3] : T20 : input : LVDS : : 2C : Y ADC1[3](n) : T21 : input : LVDS : : 2C : N ADC1[2](n) : T22 : input : LVDS : : 2C : N ADC3[2](n) : U1 : input : LVDS : : 5C : N ADC3[2] : U2 : input : LVDS : : 5C : Y ADC3[3](n) : U3 : input : LVDS : : 5C : N CLK_Aux(n) : U4 : output : LVDS : : 5A : N nCEO : U5 : : : : 1A : VCCPT : U6 : power : : 2.5V : : vme_data[26] : U7 : bidir : 2.5 V : : 5A : Y clkswitchcontrol : U8 : output : 2.5 V : : 5A : Y CSB1 : U9 : output : 2.5 V : : 4C : Y VCC_CLKIN4C : U10 : power : : 2.5V : : VCCA_PLL_B1 : U11 : power : : 2.5V : : VCCD_PLL_B1 : U12 : power : : 1.1V : : SCLK3 : U13 : output : 2.5 V : : 3C : Y SCLK2 : U14 : output : 2.5 V : : 3C : Y RESERVED_INPUT_WITH_WEAK_PULLUP : U15 : : : : 2A : TDX[1] : U16 : bidir : 2.5 V : : 2A : Y VCCPT : U17 : power : : 2.5V : : GND : U18 : gnd : : : : TDX[15] : U19 : bidir : 2.5 V : : 2A : Y Comp_Out[15] : U20 : input : 2.5 V : : 2A : Y GND : U21 : gnd : : : : ADC1[2] : U22 : input : LVDS : : 2C : Y ADC2[3] : V1 : input : LVDS : : 5A : Y GND : V2 : gnd : : : : vme_data[24] : V3 : bidir : 2.5 V : : 5A : Y vme_data[29] : V4 : bidir : 2.5 V : : 5A : Y GND : V5 : gnd : : : : DRS_PLLLCK1 : V6 : input : 2.5 V : : 5A : Y DRS_WSRIN1 : V7 : output : 2.5 V : : 5A : Y GND : V8 : gnd : : : : DRS_WSRIN2 : V9 : output : 2.5 V : : 4C : Y VREFB4CN0 : V10 : power : : : 4C : GND : V11 : gnd : : : : VREFB3CN0 : V12 : power : : : 3C : CSB_Aux : V13 : output : 2.5 V : : 3C : Y GND : V14 : gnd : : : : TDX[4] : V15 : bidir : 2.5 V : : 3C : Y SCLK4 : V16 : output : 2.5 V : : 2A : Y GND : V17 : gnd : : : : CONF_DONE : V18 : : : : 1A : TDX[6] : V19 : bidir : 2.5 V : : 2A : Y Comp_Out[6] : V20 : input : 2.5 V : : 2A : Y ADC1[1] : V21 : input : LVDS : : 2A : Y ADC1[1](n) : V22 : input : LVDS : : 2A : N ADC2[3](n) : W1 : input : LVDS : : 5A : N ADC3[4](n) : W2 : input : LVDS : : 5A : N ADC3[4] : W3 : input : LVDS : : 5A : Y RESERVED_INPUT_WITH_WEAK_PULLUP : W4 : : : : 5A : DRS_PLLLCK2 : W5 : input : 2.5 V : : 5A : Y NC : W6 : : : : : addr[19] : W7 : input : 2.5 V : : 4C : Y vme_data[14] : W8 : bidir : 2.5 V : : 4C : Y addr[18] : W9 : input : 2.5 V : : 4C : Y VCCIO4C : W10 : power : : 2.5V : 4C : CSB3 : W11 : output : 2.5 V : : 4C : Y samplingclock : W12 : output : LVDS : : 3C : Y RESERVED_INPUT_WITH_WEAK_PULLUP : W13 : : : : 3C : Comp_Out[4] : W14 : input : 2.5 V : : 3C : Y Comp_Out[8] : W15 : input : 2.5 V : : 3C : Y Comp_Out[7] : W16 : input : 2.5 V : : 3C : Y SCLK_Aux : W17 : output : 2.5 V : : 2A : Y nSTATUS : W18 : : : : 1A : NC : W19 : : : : : ADC1[6] : W20 : input : LVDS : : 2A : Y ADC1[6](n) : W21 : input : LVDS : : 2A : N ADC1[0](n) : W22 : input : LVDS : : 2A : N ADC2[4](n) : Y1 : input : LVDS : : 5A : N ADC2[4] : Y2 : input : LVDS : : 5A : Y ASDO : Y3 : : : : 1A : DCLK : Y4 : : : : 1A : VCCIO5A : Y5 : power : : 2.5V : 5A : nCSO : Y6 : : : : 1A : addr[15] : Y7 : input : 2.5 V : : 4C : Y VCCIO4C : Y8 : power : : 2.5V : 4C : addr[17] : Y9 : input : 2.5 V : : 4C : Y master_clock1 : Y10 : input : 2.5 V : : 4C : Y CSB2 : Y11 : output : 2.5 V : : 4C : Y samplingclock(n) : Y12 : output : LVDS : : 3C : N VCCIO3C : Y13 : power : : 2.5V : 3C : TDX[7] : Y14 : bidir : 2.5 V : : 3C : Y TDX[8] : Y15 : bidir : 2.5 V : : 3C : Y sysclk : Y16 : input : 2.5 V : : 3C : Y nCE : Y17 : : : : 1A : PORSEL : Y18 : : : : 1A : Comp_Out[13] : Y19 : input : 2.5 V : : 2A : Y VCCIO2A : Y20 : power : : 2.5V : 2A : GND : Y21 : gnd : : : : ADC1[0] : Y22 : input : LVDS : : 2A : Y