-- Copyright (C) 2018 Intel Corporation. All rights reserved. -- Your use of Intel Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Intel Program License -- Subscription Agreement, the Intel Quartus Prime License Agreement, -- the Intel FPGA IP License Agreement, or other applicable license -- agreement, including, without limitation, that your use is for -- the sole purpose of programming logic devices manufactured by -- Intel and sold by Intel or its authorized distributors. Please -- refer to the applicable agreement for further details. -- -- This is a Quartus Prime output file. It is for reporting purposes only, and is -- not intended for use as a Quartus Prime input file. This file cannot be used -- to make Quartus Prime pin assignments - for instructions on how to make pin -- assignments, please see Quartus Prime help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V). -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1A: 3.3V -- Bank 1B: 3.3V -- Bank 2: 3.3V -- Bank 3: 3.3V -- Bank 5: 3.3V -- Bank 6: 3.3V -- Bank 8: 3.3V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition CHIP "max10_pwr" ASSIGNED TO AN: 10M16SAU169C8G Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- GND : A1 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : A2 : : : : 8 : QSFP2_FAULTn : A3 : input : 3.3-V LVTTL : : 8 : Y VCCM_PG : A4 : input : 3.3 V Schmitt Trigger : : 8 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : A5 : : : : 8 : OV_12V_PG : A6 : input : 3.3-V LVTTL : : 8 : Y VCCIO_UIB_PG : A7 : input : 3.3 V Schmitt Trigger : : 8 : Y OV_3V3_PG : A8 : input : 3.3-V LVTTL : : 8 : Y CORE_VCC_PG : A9 : input : 3.3 V Schmitt Trigger : : 8 : Y VCCRL_PG : A10 : input : 3.3 V Schmitt Trigger : : 8 : Y QSFP7_FAULTn : A11 : input : 3.3-V LVTTL : : 8 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : A12 : : : : 6 : GND : A13 : gnd : : : : ADC1IN6 : B1 : input : 3.3-V LVTTL : : 1A : Y RESERVED_INPUT_WITH_WEAK_PULLUP : B2 : : : : 8 : QSFP1_FAULTn : B3 : input : 3.3-V LVTTL : : 8 : Y QSFP5_FAULTn : B4 : input : 3.3-V LVTTL : : 8 : Y UV_12V_PG : B5 : input : 3.3-V LVTTL : : 8 : Y V1V8_PG : B6 : input : 3.3 V Schmitt Trigger : : 8 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : B7 : : : : 8 : GND : B8 : gnd : : : : UV_3V3_PG : B9 : input : 3.3-V LVTTL : : 8 : Y VCCERAM_PG : B10 : input : 3.3 V Schmitt Trigger : : 8 : Y EM_PMBUS_ALERTn : B11 : input : 3.3 V Schmitt Trigger : : 6 : Y LED_1 : B12 : output : 3.3-V LVTTL : : 6 : Y MAX10_S10_AUX_1 : B13 : bidir : 3.3 V Schmitt Trigger : : 6 : Y ADC1IN5 : C1 : input : 3.3-V LVTTL : : 1A : Y ADC1IN2 : C2 : input : 3.3-V LVTTL : : 1A : Y GND : C3 : gnd : : : : ~ALTERA_nSTATUS~ / RESERVED_INPUT : C4 : input : 3.3 V Schmitt Trigger : : 8 : Y ~ALTERA_CONF_DONE~ / RESERVED_INPUT : C5 : input : 3.3 V Schmitt Trigger : : 8 : Y VCCIO8 : C6 : power : : 3.3V : 8 : VCCIO8 : C7 : power : : 3.3V : 8 : VCCIO8 : C8 : power : : 3.3V : 8 : UV_5V_PG : C9 : input : 3.3-V LVTTL : : 8 : Y QSFP3_FAULTn : C10 : input : 3.3-V LVTTL : : 8 : Y LED_2 : C11 : output : 3.3-V LVTTL : : 6 : Y LT_PMBUS_ALERTn : C12 : input : 3.3 V Schmitt Trigger : : 6 : Y QSFP0_FAULTn : C13 : input : 3.3-V LVTTL : : 6 : Y ADC1IN1 : D1 : input : 3.3-V LVTTL : : 1A : Y ANAIN1 : D2 : : : : : ADC_VREF : D3 : : : : : VCCA3 : D4 : power : : 3.0V/3.3V : : GND : D5 : gnd : : : : QSFP8_FAULTn : D6 : input : 3.3-V LVTTL : : 8 : Y ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT : D7 : input : 3.3-V LVTTL : : 8 : Y QSFP4_FAULTn : D8 : input : 3.3-V LVTTL : : 8 : Y QSFP2_PWR_EN : D9 : output : 3.3-V LVTTL : : 6 : Y VCCA2 : D10 : power : : 3.0V/3.3V : : RESERVED_INPUT_WITH_WEAK_PULLUP : D11 : : : : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : D12 : : : : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : D13 : : : : 6 : ADC1IN8 : E1 : input : 3.3-V LVTTL : : 1A : Y REFGND : E2 : : : : : ADC1IN3 : E3 : input : 3.3-V LVTTL : : 1A : Y ADC1IN4 : E4 : input : 3.3-V LVTTL : : 1A : Y RESERVED_INPUT_WITH_WEAK_PULLUP : E5 : : : : 1B : OV_5V_PG : E6 : input : 3.3-V LVTTL : : 8 : Y ~ALTERA_nCONFIG~ / RESERVED_INPUT : E7 : input : 3.3 V Schmitt Trigger : : 8 : Y VCCT_PG : E8 : input : 3.3 V Schmitt Trigger : : 8 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : E9 : : : : 6 : LVDS_EN : E10 : output : 3.3-V LVTTL : : 6 : Y GND : E11 : gnd : : : : V3V3_PMBUS_ALERTn : E12 : input : 3.3 V Schmitt Trigger : : 6 : Y VCCT_DIS : E13 : output : 3.3-V LVTTL : : 6 : Y ADC1IN7 : F1 : input : 3.3-V LVTTL : : 1A : Y VCCIO1A : F2 : power : : 3.3V : 1A : GND : F3 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : F4 : : : : 1B : altera_reserved_tdi : F5 : input : 3.3 V Schmitt Trigger : : 1B : Y altera_reserved_tdo : F6 : output : 3.3-V LVTTL : : 1B : Y VCC_ONE : F7 : power : : 3.0V/3.3V : : SW_3 : F8 : input : 3.3 V Schmitt Trigger : : 6 : Y VCCERAM_DIS : F9 : output : 3.3-V LVTTL : : 6 : Y QSFP8_PWR_EN : F10 : output : 3.3-V LVTTL : : 6 : Y VCCIO6 : F11 : power : : 3.3V : 6 : QSFP6_FAULTn : F12 : input : 3.3-V LVTTL : : 6 : Y QSFP5_PWR_EN : F13 : output : 3.3-V LVTTL : : 6 : Y altera_reserved_tms : G1 : input : 3.3 V Schmitt Trigger : : 1B : Y altera_reserved_tck : G2 : input : 3.3 V Schmitt Trigger : : 1B : Y VCCIO1B : G3 : power : : 3.3V : 1B : RESERVED_INPUT_WITH_WEAK_PULLUP : G4 : : : : 1B : RESERVED_INPUT_WITH_WEAK_PULLUP : G5 : : : : 2 : VCC_ONE : G6 : power : : 3.0V/3.3V : : GND : G7 : gnd : : : : VCC_ONE : G8 : power : : 3.0V/3.3V : : V1V8_DIS : G9 : output : 3.3-V LVTTL : : 6 : Y VCCRL_DIS : G10 : output : 3.3-V LVTTL : : 6 : Y VCCIO6 : G11 : power : : 3.3V : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : G12 : : : : 5 : VCCRL_EN : G13 : output : 3.3-V LVTTL : : 5 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : H1 : : : : 1B : V3V3_PG : H2 : input : 3.3-V LVTTL : : 1B : Y RESERVED_INPUT_WITH_WEAK_PULLUP : H3 : : : : 1B : CLOCKIN_0 : H4 : input : 3.3 V Schmitt Trigger : : 2 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : H5 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : H6 : : : : 2 : VCC_ONE : H7 : power : : 3.0V/3.3V : : QSFP1_PWR_EN : H8 : output : 3.3-V LVTTL : : 5 : Y MAX10_S10_AUX_3 : H9 : bidir : 3.3 V Schmitt Trigger : : 5 : Y MAX10_S10_AUX_0 : H10 : bidir : 3.3 V Schmitt Trigger : : 5 : Y VCCIO5 : H11 : power : : 3.3V : 5 : GND : H12 : gnd : : : : SW_4 : H13 : input : 3.3 V Schmitt Trigger : : 5 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : J1 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : J2 : : : : 2 : VCCIO2 : J3 : power : : 3.3V : 2 : GND : J4 : gnd : : : : V1V8_EN : J5 : output : 3.3-V LVTTL : : 3 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : J6 : : : : 3 : LED_3 : J7 : output : 3.3-V LVTTL : : 3 : Y QSFP4_PWR_EN : J8 : output : 3.3-V LVTTL : : 3 : Y MAX10_S10_AUX_2 : J9 : bidir : 3.3 V Schmitt Trigger : : 5 : Y QSFP3_PWR_EN : J10 : output : 3.3-V LVTTL : : 5 : Y VCCIO5 : J11 : power : : 3.3V : 5 : V3V3_DIS : J12 : output : 3.3-V LVTTL : : 5 : Y SW_1 : J13 : input : 3.3 V Schmitt Trigger : : 5 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : K1 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : K2 : : : : 2 : VCCIO2 : K3 : power : : 3.3V : 2 : VCCA1 : K4 : power : : 3.0V/3.3V : : RESERVED_INPUT_WITH_WEAK_PULLUP : K5 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : K6 : : : : 3 : SW_2 : K7 : input : 3.3 V Schmitt Trigger : : 3 : Y VCCM_DIS : K8 : output : 3.3-V LVTTL : : 3 : Y VCCA4 : K9 : power : : 3.0V/3.3V : : QSFP6_PWR_EN : K10 : output : 3.3-V LVTTL : : 5 : Y OVERTEMPn : K11 : input : 3.3 V Schmitt Trigger : : 5 : Y QSFP7_PWR_EN : K12 : output : 3.3-V LVTTL : : 5 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : K13 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : L1 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : L2 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : L3 : : : : 2 : VCCERAM_EN : L4 : output : 3.3-V LVTTL : : 3 : Y MAIN_3V3_EN : L5 : output : 3.3-V LVTTL : : 3 : Y VCCIO3 : L6 : power : : 3.3V : 3 : VCCIO3 : L7 : power : : 3.3V : 3 : VCCIO3 : L8 : power : : 3.3V : 3 : GND : L9 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : L10 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : L11 : : : : 3 : TSENSE_ALERTn : L12 : input : 3.3 V Schmitt Trigger : : 5 : Y QSFP0_PWR_EN : L13 : output : 3.3-V LVTTL : : 5 : Y 3V3_STBY_PG : M1 : input : 3.3-V LVTTL : : 2 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : M2 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : M3 : : : : 2 : CORE_VCC_EN : M4 : output : 3.3-V LVTTL : : 3 : Y PWRGD_OUT : M5 : output : 3.3-V LVTTL : : 3 : Y GND : M6 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : M7 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : M8 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : M9 : : : : 3 : PWREN_IN : M10 : input : 3.3 V Schmitt Trigger : : 3 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : M11 : : : : 3 : MAX10_SDA : M12 : bidir : 3.3-V LVTTL : : 3 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : M13 : : : : 3 : GND : N1 : gnd : : : : VCCIO_UIB_DIS : N2 : output : 3.3-V LVTTL : : 2 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : N3 : : : : 2 : VCCT_EN : N4 : output : 3.3-V LVTTL : : 3 : Y VCCIO_UIB_EN : N5 : output : 3.3-V LVTTL : : 3 : Y VCCM_EN : N6 : output : 3.3-V LVTTL : : 3 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : N7 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : N8 : : : : 3 : MAX10_SCL : N9 : bidir : 3.3-V LVTTL : : 3 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : N10 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : N11 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : N12 : : : : 3 : GND : N13 : gnd : : : :